This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-290330

(43) Date of publication of application: 22.11.1989

(51)Int.CI.

H04J 3/00 H04B 7/15

(21)Application number: 63-120869

(71)Applicant: FUJITSU LTD


(22)Date of filing:

18.05.1988

(72)Inventor: YOSHINO ISAO

(54) INTERFACE MADE BY USE OF DUAL PORT RAM (57) Abstract:

PURPOSE: To relieve the processing load of a CPU by using a high-order value of an output of a channel counter as a high-order address of an address access data and outputting an output data subject to frame processing of a prescribed frame number of a prescribed bit number. CONSTITUTION: An address area of a dual port RAM 1 is split into an area of a command number X of a prescribed code number N, a channel counter 22 starts summing by a channel change timing of a software processing data inputted from a CPU and gives a carry to the count every time the clock is counted equal to the prescribed code number M of the command. A high-order value M carried by the counter is used as a highorder address of an address area of the dual port RAM 1 being split the initial carry M1 is used as a high- order address of access of the software processing data and the next carry M2 is used as



a high-order address of access of the hardware processing data and a data subject to frame synchronization to N-bit/X-frame is outputted from the RAM 1.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本 国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平1-290330

@Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)11月22日

H 04 J 3/00 H 04 B 7/15 H-6914-5K C-7323-5K

審査請求 未請求 請求項の数 1 (全9頁)

図発明の名称

デュアルポートRAM使用によるインタフエース

②特 頭 昭63-120869

@出 願 昭63(1988) 5月18日

@発明者 吉野

勲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

明細書

1.発明の名称

デュアルポートRAM 使用によるインタフェース

2. 特許請求の範囲

CPU により制御された銀局(100) のデータのクロックを計数(21) しハード処理して複数 X の子局(200) へ一定ピット数 N のコマンドを送り該子局(200) から非同期的にレスポンスを受信し CPUによりソフト処理した新コマンドのデータ(D1)を 2つのアクセス端子をもつデュアルポートRAM(1)の片側①にアドレス(p1)を指定して入力し、反対側②からクロック計数(21)によるアドレス(p2)の指定によりフレーム同期化されたデータ(D2)を読出して再び該子局(200)へ送信するソフト処理データ(D1)とハード処理データ(D2)のインタフェースとしてデュアルボートRAM(1)を使用する時分割アクセス方式において、

<u>- 該デュアルポートRAM(1)のアドレスの領域を</u> 一定ピット数N のコマンドのコマンド数X に等し い数X の領域に分割し、

竣デュアルポートRAM (1) へ CPUから入力する ソフト処理された非同期データ(D1)のチャネル変 化タイミング(TMG) により計数を開始し一定ビット数M に等しいクロック(CK)を計数する毎に計数 値を桁上げして上位値(M) を出力するチャネルカ ウンタ(22) を具え、

該チャネルカウンタ(22)の出力の上位値(M)をデュアルポートRAM (1) の分割されたアドレス領域へアクセスするN ピット単位のデータ(D1,D2) の上位アドレス(plo,p2o) とし最初の上位値(M 1) によりCPU からのソフト処理データ(D1)を書き込み、次の上位値(M2) によりピット計数器(21)からのハード処理データ(D2)を読み出して、一定ピット数N のフレームの一定フレーム数X にフレーム化した出力データ(D2)を出力することを特徴としたデュアルポートRAM 使用によるインタフェース。

3. 発明の詳細な説明

(概要)

デュアルポートRAM における CPUからのソフト処理データとヒットカウンタからのハード処理データのアドレスの衝突を避ける回路を含めて回路構成を簡単にし CPUの処理負荷の軽減を目的とし

デュアルポートRAM のアドレス領域を一定符号 数N のコマンドのコマンド数X の領域に分割し、 CPU から入力するソフト処理データのチャネル変 化タイミングにより計数をスタートしコマンドの 一定符号数N に等しいだけクロックを計数する毎 に計数値を桁上げするチャネルカウンタを具え、 該カウンタの桁上げした上位値M をデュアルポー

〔従来の技術〕

海星通信TDNA方式は、第4 図の説明図の如く、CPU をもつ親局 B が、図示しないクロック計数器の計数によるハード処理をしてRAN に書込み読み出して海星S を介して子局 A ~子局 X に対して一定符号数 M の個別のコマンド A ~ X を同期的に送出し、子局 A ~子局 X は、夫々のコマンド A1~コマンド X1を受け取り対応する処理を行い親局 B へ で スポンス A1~レスポンス X1は、親局 B に 返って来る迄には衛星 S による時間遅延分とがあり、一般的には非同期である。

そして親局B は、子局A のレスポンスA1の返送時には、別の子局B に対しコマンドB1をハード処理して送出する。親局B は、また、このハード処理によるコマンドB1の送出時点で、その図示しないCPU によるソフト処理を、子局A からの非同期受信のレスポンスA1に対して行い、次フレームで

トRAM の分割されたアドレス領域の上位アドレス として、最初の桁上値H1をソフト処理データのア クセスの上位アドレスとし、次の桁上値H2をハー ド処理データのアクセスの上位アドレスとして、 N ピット/Xフレームにフレーム同期化されたデー タをデュアルポートRAM から出力するように構成 する。

(産業上の利用分野)

本発明は衛星通信TDNA方式の如く親局が時分割で複数の子局の動作を集中的に監理するTDNA通信方式に関し、特に親局が送受信データとCPU 側データとをデュアルポートラムDPRAM を用いて変換し、送受信データのDPRAM への読み書きはピット計数によるハード処理で行い、CPU 側データの該DPRAM への読み書きはCPU によるソフト処理で行い、複数X の子局へコマンドを時分割で送信し、複数X の子局からレスポンスを非同期で受信するインタフェースに関する。

·子局A へ同期的に送出するコマンドA2をRAH へも . ットする。そして、この親局B のCPU が次フレー ムの同期したコマンドA2の送出の準備として前フ レームの非同期のレスポンスA1をソフト処理して いる時に、双局8が別のコマンド81をハード処理 して送出しておれば、ソフト処理出力のアドレス を表すCPU 割込パルスplと、カウンタのハード処 理出力のアドレスを表すカウンタロードパルスo2 ことが、互いに離れた位相で出力されて両アドレス。 の衝突はない。その為、親局に設けられるソフト 側とハード側のインタフェースとなるメモリRAM において、ソフト側のアクセスplとハード側のア クセスp2のタイミングが同一子局のアドレスへ同 時にアクセスするアドレス衝突を避けるように設 定される。そして従来は、このソフト側アクセス plとハード側アクセスp2のインタフェースとして、 その第1例は第5図の二面 RAM方式に示す如く、 ハード処理するピットカウンタ21A の出力p2とソ フト処理するCPU アドレスplの両方をアドレス端 子ADR に入力する2 面の RAM 21Aと RAM 22Aとが、

前段のセレクタ11A 及びセレクタ12A で選択され て入力される。そしてセレクタ11A 及びセレクタ 12A は、面切替器4Aの出力を選択信号とするが、 その面切替器4Aは、D フリップフロップで構成さ れ、その入力端Dには、ハード例とソフト側が共 に処理を終了し両方に都合の良い時に入力する面 切替の選択信号SEL を入力し、そのクロック入力 端CKには、ピットカウンタ21A の計数をスタート させる入力のチャネル変化タイミングを入力して、 時間制御され出力された面切替器4AのD フリップ フロップの Q出力を、セレクタ11A 及びセレクタ . 12A の選択信号入力端S に供給する構成になって いる。そしてセレクタ11A 及びセレクタ12A の出 カのアドレスにより指定されたデータを、RAM 21 A 及びRAM 22A のデータ端子DATAから入出力し、 入出力データ01.02 を、セレクタ33A において、 2 方向性のバッフア31A とバッフア32A を介して 入出力し、セレクタ11A 及びセレクタ12A の選択 信号と同じ面切替器4Aの出力を選択信号としてお りセレクタ33A からフレーム化された出力データ

02を外部のハード側又はソフト側へ出力して再び 処理を開始する構成になっている。この二面 RAM 方式は、RAM の二面分21A,22A と、RAM 制御の面 切替器4Aとを必要とする。

従来例の第2 は、第6 図の単純デュアルボート RAM 1 A の片側のアドレス端子ADR ①とデータ端子DATA ①には、ソフト側のCPU からのアドレスp1と入力データ01を接続し、他の片側のアドレス 端子ADR ②には、ハード側のピットカウンタ21A の出力のアドレスp2を入力し、データ 02を出力する。そして、アドレス比較回路 2AのEX-OR ゲートにより、ソフト側 CPUからのアドレスp1とハード側ピットカウンタ21A の入力のチャネル変化タイミングTMG との符号不一致を検出してCPU に通知し、CPU が両アドレスp1.p2 の衝突を避ける処理を行う構成になっている。

(発明が解決しようとする課題)

従来のソフト側アクセスとハード側アクセスのインタフェースとなる RAMとしては、上述の、第5回の二面 RAM方式に示す第1例と、第6回のデュアルポート RAM方式に示す第2例の構成があるが、第1例の二面 RAM方式は、RAMの二面分21A、22A と該二面RAM21A、22Aを切替制御する面切替器4Aとを必要とするので回路構成が複雑となるという問題があり、第2例のデュアルボート RAM方式は、RAM 制御の切替器は不必要であるが、ハード側とソフト側のアドレスの衝突を防止するためのアドレス比較回路2Aを必要とするので回路構成が複雑となる上、CPU にアドレス衝突を防止するための理負荷を増加させるという問題がある。

本発明は、上記の問題を解決することを課題とする。

(課題を解決するための手段).

この課題は、第1 図の如くデュアルポート RAM 1 をインタフェースとし、そのデュアルポート R AM 1のアドレス領域を、一定符号数N のコマンド

データのデータ数X に等しいX 群に分割し、その デュアルボート RAM 1の片側のでは、CPU により ソフト処理された非同期のN ピットデータD1(D11) ~DIX)を、CPU からのクロック数をチャネル変化 タイミングTMG で計数開始するピットカウンタ21 で計数して発生したアドレスplによりアクセスし、 反対側②では、ピットカウンタ21がクロック計数 しハード処理したデータを、ピットカウンタ21の 出力の下位アドレスp2と、ピットカウンタ21がデ ータDIの所定の符号数N を計数する毎に桁上げじ て出力する上位値M の上位アドレスp2o どをアド レスとして読み出し、データ端子DATA②から 1フ レームがN ピットで構成されたフレームのX フレ - ム、即ちN ピット/Xフレームのデータのフレー ム化出力データ02を出力するように構成する本発 明によって解決される。

本発明のデュアルポートRAM 使用によるインタフェースの構成を示す第1 図の原理図において、1は、アドレス領域を一定ピット数N のコマンドのコマンド数X に等しい一定数X に分割した両側

箱子①②をもつデュアルポートRAM であって、そ の一定数Xに分割されたアドレス領域の片側アド レス端子ADR ①に、ピットカウンタ21とチャネル カウンタ22からの最初の 1ピット単位のアドレス plとN ピット単位のアドレス ploを入力して CPU にてソフト処理された Nビット単位の非同期デー タD1を片側のデータ端子DATA ①に入力し、反対側 アドレス端子ADR ②に、ビットカウンタ21とチャ ネルカウンタ22からの次フレームの 1ピット単位 の下位アドレスp2とN ピット単位の上位アドレス p2oを入力して、反対側のデータ端子DATA②から 両アドレスp2.p2oに相当するデータD2を読出して、 1フレームがN ピットで構成されたフレームのX フレームのフレーム同期化された出力データ02を 出力するデュアルポートRAM である。

21 は、デュアルポートRAM 1 の入力データD1の クロックを、CPU からのチャネル変化タイミング TMG により計数開始して、ピット単位で計数する ピットカウンタである。

22 は、ピットカウンタ21とともに入力データ01

ピット単位の下位アドレスplをピットカウンタ21 から入力し、N ピット毎にリセットされ桁上げさ れた上位アドレスplO をチャネルカウンタ22から ^{*}片側のアドレス端子ADR ①に入力してアクセス領 域を指定して入力する。そして、反対側アドレス 端子ADR ②には、ピットカウンタ21の出力の下位 アドレスp2の他に、チャネル・カウンタ22が入力 データD1のクロックを一定ピット数N だけ計数す る毎にリセットされ計数値を桁上げして出力する 上位値N の上位アドレスp2o を入力することによ り、データ端子BATA②から上位アドレスp2o と下 位アドレスp2に相当するデータを読出して、 1フ レームがN ピットで構成されたフレームのX フレ ームのフレーム同期化された出力データD2を出力 . する。 .

本発明のデュアルポートRAM 使用によるインタ フェースは、CPU からデュアルポートRAM 1 の片 側①へ入力されるソフト処理された入力データD1 のアドレスplと、デュアルポートRAM I の反対側 ②から出力されるピットカウンタ21にてハード処 のクロックを、CPU からのチャネル変化タイミン グTMC により計数開始して、一定ピット数N だけ 計数する毎にリセットされ計数値を桁上げし、桁 上げされた上位値N を周期的にX 個だけ出力する チャネル・カウンタである。

そしてチャネル・カウンタ22の出力の最初のフ レームと次フレームの上位値H1,H2 を、アクセス の上位アドレスplo,p2o として入力データDlを書 き込み読み出して、 1フレームがN ピットで構成 されたフレームのX フレームのフレーム同期化さ れた出力データD2をデータ端子DATA②から出力す るように構成する。

(作用)

本発明のデュアルポートRAN 1 は、アドレス領 域を一定符号数N からなる群単位で一定数X の群 に分割され、その一定数X の群に分割されたN ビ ット単位のアドレス領域の、片側データ端子DATA ①に、CPU からのソフト処理した非同期のN ピッ トのコマンドデータDIのX 個分DI1 ~DIX を、1

理された出力データD2のアドレスp2とが、チャネ ルカウンタ22の桁上した上位値M の時間的に離れ た 2つの出力M1、M2により指定され、非同期の入 カデータ01のアドレスplはチャネルカウンタ22の 出力の上位値M の最初の出力M 1 で指定され、フ レーム同期した出力データD2のアドレスp2はチャ ネルカウンタ22の次フレームの計数出力の上位値 - H 2 で指定されるので、CPU からのソフト処理さ れた非同期の入力データD1のアドレズplとピット カウンタ21によりハード処理されフレーム同期化 された出力データD2のアドレスp2とは、チャネル カウンタ22の上位値N の1 フレーム分だけ離れて いるので、そのアドレス衝突は必然的に起こらず 従って衝突防止の為のCPU 処理は不要となる。

また、CPU からの非同期データD1のアドレスplと ·ビットカウンタ21からの同期化出力データD2のア ドレスロ2とは、チャネルカウンタ22の連続した 2 つの上位値H 1.H 2 により自動的に切替が行われ るので入出力の切替器が不要となり回路構成が簡 素になるので問題は解決される。

(実施例) ..

第2 図は本発明の実施例のデュアルボートRAM 使用によるインタフェースの構成を示すブロック 図であり、第3 図はその動作を説明するためのタイムチャートである。

して出力する上位値Mの上位アドレスp2oが入力されて、データ端子DATA②から上位アドレスp2oと下位アドレスp2に相当するデータを読出す。第3回のタイムチャートは、この動作を説明するものであり、第2回のプロック図の(1)~(5)に対応する。

第3 図のタイムチャートの(1) CH 変化TMG は、ピットカウンタ21とチャネルカウンタ22の計数開始をさせるチャネル変化タイミングTMG を示し、(2) CH カウンタは、チャネルカウンタ22が(1) CH 変化TMG により計数開始を おりまり でより は、(3) ロックを計数する毎に計数値を桁上げして出力する上位値 M の最初のフレームの上位値 M 1 の(m) と次のフレームの上位値 M 2 の(m+1) を表し、(3) ピットカウンタは、N 個の大力クロックをピット単位で計数した計数値を表す。そして(4) ソフト処理は、(2) CH カウンタの出力の上位値 M の最初のフレームの上位値 M 1 の(m) をアドレスplo とりたのよりにより方とのよりにより方とのデータ端子DATAのに入力される非同期データ

レーム同期化したデータ02として出力し、このフレーム同期化したデータ02をデュアルポートRAM 1 から無線機30などにより順次にX 個の子局200 へ送信する場合の実施例である。

第2 図のブロック図のデュアルポートRAN I は、 そのアドレス領域を一定符号数N からなるコマン Fの数X に等しい数X の群に分割され、その一定 数Xの群に分割されたアドレス領域の片側①に、 CPU からのN ピット構成のコマンドの非同期デー タD1のX 個(チャネル) 分 D11~D1X を、ピット カウンタ21から片側のアドレス端子ADR ①に入力 されるピット単位のアドレスpll ~plX によりア クセスさせる。そして、そのアクセスするアドレ ス領域は、チャネルカウンタ22から入力されるN ピット毎に桁上げされ入力されるN ピット単位の 上位アドレスp10 によりそのアクセス領域が指定 される。そして、反対側アドレス端子ADR ②には、 ピットカウンタ21の出力の下位アドレスp2の他に、 チャネルカウンタ22が入力データD1のクロックを 一定ピット数N だけ計数する毎に計数値を桁上げ

D1であって、(5) フレーム出力は、(2) CH カウンタの出力の上位値 N の次フレームの上位値 N 2 の (a+1) をアドレスp2o として (3) ピットカウンタの出力のアドレスp2により反対例のデータ端子DA TA②から出力される 1フレームがN ピットで構成されたフレームのX フレームのフレーム化された出力データD2である。

第3 図のタイムチャートに示す如く、第2 図の本発明の実施例のデュアルボートRAM 使用によるインタフェースは、CPU 10からデュアルボートRAM I へ入力されるソフト処理された非同期の入力データD1のアドレスp1と、デュアルボートRAM I から出力されるピットカウンタ21にてハード処理されたフレーム同期化出力データD2のアドレスp2とが、チャネルカウンタ22の出力の上位値M の最初の出力MI、M2により指定され、非同期の入力データD1のアドレスp1はチャネルカウンタ22の出力の上位値M の最初の出力M I で指定され、フレーム同期した出力データD2のアドレスp2はチャネルカウンタ22の次の出力の上位値M

· 44 to 1 to 1

2 で指定されるので、CPU 10からのソフト処理された非同期の入力データD1のアドレスp1とピットカウンタ21によりハード処理されフレーム同期化された出力データD2のアドレスp2とは、チャネルカウンタ22の上位値 N の1 フレーム分だけ離れているので、その衝突は自動的に起こらず従って衝突防止の為のCPU 処理は不要である。

また、CPU 10からの非同期データD1のアドレスpl とピットカウンタ21からの同期化出力データD2の アドレスp2とは、チャネルカウンタ22の連続した 2つの上位値 1 1. N 2 により自動的に切替が行わ れるので切替器が不要となり回路構成が簡素にな るので問題は無い。

(発明の効果)

以上説明した如く、本発明によれば、CPU によりソフト処理した非同期のデータとクロックカウンタによりハード処理したフレーム同期したデータとのインタフェースとなるデュアルボートRAH の回路が、簡単な構成により入出力データの切替

が可能となり、アドレス衝突を防止できる効果が 得られる。

4. 図面の簡単な説明

第1 図は本発明のデュアルポートRAM 使用によるインタフェースの構成を示す原理図、

第2 図は本発明の実施例のデュアルポートRAM 使用によるインタフェースの構成を示すブロック 図、

第3 図は本発明の実施例の動作を説明するため のタイムチャート、

第4 図は従来の衛星通信TDMA方式の動作を説明するための説明図、

第5 図は従来の二面RAN 方式のインタフェースのブロック図、

第6 図は従来の単純デュアルポートRAM 方式の インタフェースのブロック図である。

図において、


1はデュアルポートRAM 、

21 はピットカウンタ、

22 はチャネルカウンタである。


代理人 弁理士 井桁貞一






本発明のデュアルポート RAM 使用によるインタフェースの構成を示す原理図等 1 図






本発明の実施例のデュアルホート RAM 使用によるインタフェースの構成を示すプロック図事 2 図




本発明の実施例の翻作を説明するためのタイムケャート 第 3 図



(1)	親奇コマゾー	<i>Nビット</i> コマンド <i>A</i> I	ハビット コマンド B1	ΛΕ΄νΙ □ΖンΓΧ	 1	次フレーム コマンドA2
٠	送出TMG 一 (ハード処理例)					:
(2)	親島レスポンス 受信TMG	レスパン	ZAI LZM	ZBI LZ	ボンス×	レスホ°ンスA2
(3)	親局新コマル_ セット (ソフト処理側)		IZVEA [コマンドB	[コマンf X	

従来の律子星通信 TDMA方式の動作を説明するための説明図

第 4 図



後来の=値RAMお礼のインタスェースのプロッフ促 挙 5 医

